서브메뉴
검색
VLSI의 게이트레벨 論理故障 시뮬레이션에 關한 硏究 = A Study on Gate Level Logic Fault Simulation for the VLSI
VLSI의 게이트레벨 論理故障 시뮬레이션에 關한 硏究 = A Study on Gate Level Logic Fault Simulation for the VLSI
- 자료유형
- 학위논문
- KDC
- 569
- 청구기호
- 569 장14ㅂ
- 저자명
- 장경찬
- 서명/저자
- VLSI의 게이트레벨 論理故障 시뮬레이션에 關한 硏究 = A Study on Gate Level Logic Fault Simulation for the VLSI / 張慶贊
- 발행사항
- 서울 : 韓陽大學 大學院, 1985
- 형태사항
- 29p. ; 26cm
- 학위논문주기
- 학위논문(석사) - 漢陽大學 大學院 : 電子工學科, 1985
- 가격
- \ - 기증
- Control Number
- kpcl:13764
Buch Status
- Reservierung
- frei buchen
- 도서대출신청
- Meine Mappe
| Registrierungsnummer | callnumber | Standort | Verkehr Status | Verkehr Info |
|---|---|---|---|---|
| AM000331 | TM 569 장14ㅂ '85 | 참고자료실 | 대출불가 |
대출불가 마이폴더 |
* Kredite nur für Ihre Daten gebucht werden. Wenn Sie buchen möchten Reservierungen, klicken Sie auf den Button.
로그인 후 이용 가능합니다.