자료유형  

 학위논문

KDC  

569

청구기호  

569 장14ㅂ

저자명  

장경찬

서명/저자  

VLSI의 게이트레벨 論理故障 시뮬레이션에 關한 硏究 = A Study on Gate Level Logic Fault Simulation for the VLSI / 張慶贊

발행사항  

서울 : 韓陽大學 大學院, 1985

형태사항  

29p. ; 26cm

학위논문주기  

학위논문(석사) - 漢陽大學 大學院 : 電子工學科, 1985

키워드  

VLSI 게이트레벨 논리고장 시뮬레이션 STUDY GATE LEVEL LOGIC FAULT SIMULATION VLSI

가격  

\ - 기증

Control Number  

kpcl:13764