서브메뉴
검색
Verilog HDL : 디지털 설계와 합성의 길잡이
Verilog HDL : 디지털 설계와 합성의 길잡이
상세정보
- 자료유형
- 단행본
- ISBN
- 8987318338 93560
- 언어부호
- 본문언어 - kor, 원저작언어 - eng
- 청구기호
- 566.2 P179ㅂ
- 저자명
- Palnitkar, Samir
- 서명/저자
- Verilog HDL : 디지털 설계와 합성의 길잡이 / Samir Palnitkar 지음 ; 장훈 옮김
- 발행사항
- 서울 : 영한출판사, 2002
- 형태사항
- 402p. : 삽도 ; 27cm
- 서지주기
- 색인(p. [395]-402) 수록
- 기타저자
- 장훈
- 가격
- \22000
- Control Number
- kpcl:115741
MARC
008030807s2002 ulk 000a kor■00520030807171602
■020 ▼a8987318338▼g93560
■0411 ▼akor▼heng
■090 ▼a566.2▼bP179ㅂ
■1001 ▼aPalnitkar, Samir
■24510▼aVerilog HDL▼c디지털 설계와 합성의 길잡이▼dSamir Palnitkar 지음▼e장훈 옮김
■260 ▼a서울▼b영한출판사▼c2002
■300 ▼a402p.▼b삽도▼c27cm
■50000▼z부록: "신호 강도 모델링과 고급 넷 정의"등 수록
■504 ▼a색인(p. [395]-402) 수록
■50710▼tVerilog HDL : a guide to digital design and synthesis
■653 ▼aVERILOG▼aHDL▼aGUIDE
■7001 ▼a장훈▼e역
■9500 ▼b\22000
