소장자료검색

책소개

디지털 시스템설계의 상위 수준의 과목용으로 쓰여진 이 책은 산업체표준의 하드웨어기술언어인 VHDL을 설계과정에 통합시켰다. 1장에서 논리설계의 기본개념을 복습하고, 2장에서 8장까지 VHDL을 이용한 디지털시스템설계 방법을 다루었다. 특히 8장에서는 고난도의 VHDL 주제를 포함시켰다. 9장에서 RAM 메모리와 마이크로프로세서 버스 인터페이스를 위한 VHDL 모델을 보였고, 이들 시스템간의 타이밍 규격이 제대로 만족되는지 VHDL을 이용하여 시뮬레이션하고 검증하는 방법도 서술하였다. VHDL 모델로부터 디지털 시스템을 합성(synthesis)하는 방법 및 PGA, PLD등을 통한 실제 시스템의 구현방법에 중점을 두어 상세히 기술하였다. 10장에서는 경계주사(Boundary Scan) 와 내장형자체테스트(Built-In Self-Test)를 통한 디지털 시스템의 테스트방법도 제시하였다. 각 장의 끝에는 난이도를 반영한 풍부한 예제와 연습문제를 제공하였다.

[부록 CD] ALTERA MAX+PLUS (Multiple Array Matrix Programmable Logic User System)Ⅱ
·Altera 디바이스들에 디지털 논리회로를 구현하기 위한 소프트웨어
·계층구조적 설계를 위한 다양한 Design Entry 기법 제공
·강력한 논리합성, 타이밍을 고려한 컴파일, 분할, 기능 및 타이밍 시뮬레이션, 링크된 멀티디바이스 시뮬레이션, 타이밍 분석, 디바이스 프로그래밍 등의 기능 제공
·AHDL 파일, EDIF 네트리스트 파일, Verilog HDL 파일, VHDL 파일, OrCAD schematic 파일들을 인터페이스할 수 있으며, Xilinx 네트리스트 파일을 입력하여 SDF(Standard Delay Format)파일로 출력할 수 있다.

목차

제1장 논리 설계 기초의 복습
제2장 VHDL에 대한 소개
제3장 프로그램 가능한 논리소자를 이용한 설계
제4장 산술 동작을 위한 회로 설계
제5장 SM 차트를 이용한 디지털 설계
제6장 PGA와 CPLD의 설계
제7장 부동 소수점 연산
제8장 VHDL에서의 추가적인 주제들 .
제9장 메모리와 버스를 위한 VHDL모듈
제10장 하드웨어 테스트와 테스트를 위한 설계
제11장 설계 예제

부록A VHDL 언어 요약
부록B Bit 패키지
부록C TextIO 패키지
부록D M6805 CPU의 동작전 VHDL 코드
부록E 합성을 위한 M6805의 CPU VHDL 코드
부록F 프로젝트

참고문헌
MAX PLUS II 셉업 후의 License setup 요령
찾아보기